Recentemente, a Intel comparou diretamente sua tecnologia de embalagem Embedded Multi-die Interconnect Bridge (EMIB) com a abordagem 2.5D da TSMC. Nas apresentações da Intel, o EMIB foi repetidamente demonstrado como uma solução de embalagem mais fundamentada em soluções de engenharia prática, especialmente à medida que o número de chips, a densidade das interconexões e a eficiência de produção aumentam simultaneamente.

A tecnologia EMIB da Intel já foi implementada em várias gerações de produtos, como Ponte Vecchio, Sapphire Rapids, Granite Rapids, Sierra Forest e o futuro Clearwater Forest, que em breve entrará em produção em massa. Essa adoção contínua demonstra que o verdadeiro avanço na tecnologia de embalagem não se limita ao laboratório, mas se comprova nas gerações sucessivas de produtos produzidos em massa. Desde o início, o EMIB não foi concebido como uma "alternativa completa de camada intermediária", mas sim como uma solução para alcançar interconectividade extremamente densa com mínimo uso de silício.

Por outro lado, o método de embalagem 2.5D da TSMC depende de um interpositor de silício completo, permitindo interconexões de larga escala entre chips por meio de vias de silício (TSVs). Embora inicialmente essa arquitetura tenha simplificado certos aspectos, ela gerou custos significativos: o interpositor não executa cálculos, mas consome silício de alta qualidade. Quando o tamanho e a quantidade dos chips aumentam, a área do interpositor se expande rapidamente, elevando os custos, a complexidade do design e pressionando os rendimentos.

Durante suas apresentações, a Intel destacou esse problema. Para chips que demandam ampla integração heterogênea, o gargalo frequentemente não está nas unidades de processamento, mas na área de silício destinada a interconexões. "Quanto maior o interpositor, mais vias de silício são necessárias, e mais restrito se torna o processo, afetando a viabilidade de produção e a eficiência de custos. Este fator também define um limite máximo realista para as dimensões físicas de pacotes 2.5D, devido à diminuição da flexibilidade do design ao se aproximar dos limites do substrato ou máscara.

A estratégia do EMIB diverge consideravelmente. Em vez de utilizar um interpositor de silício completo, ela integra pequenas pontes de silício diretamente no substrato do pacote, garantindo acesso de alta velocidade de ponta a ponta somente onde são essenciais interconexões de alta densidade. Essas pontes servem exclusivamente para roteamento e são constituídas sob demanda. Essa escolha arquitetônica permite que o layout do chip não seja limitado por um interpositor, permitindo combinar de forma flexível múltiplos chips lógicos, aceleradores e pilhas HBM.

Na prática, o EMIB resultou em várias alternativas. O EMIB 2.5D foca em interconexões densas entre lógica e lógica, e lógica e HBM, enquanto o EMIB-M integra capacitância MIM na ponte para melhorar a integridade do fornecimento. Simultaneamente, o EMIB-T introduz vias de silício para suportar sinalização e caminhos de energia mais complexos. Desde 2017, essas estruturas têm sido produzidas em larga escala, sustentadas por uma cadeia de suprimentos e processo de montagem consolidados.

Além disso, o EMIB 3.5D é utilizado juntamente com o empilhamento Foveros 3D para consolidar múltiplas camadas de chips heterogêneos em um único pacote. Os SoCs da Intel Data Center GPU Max Series exemplificam tal integração, abrangendo mais de 100 bilhões de transistores em 47 unidades de matriz ativa e cinco nós de processo. A complexidade resultante do pacote excede significativamente o que a abordagem 2.5D tradicional pode acomodar. Neste contexto, os custos e riscos de rendimento associados a um interpositor completo se agravam rapidamente, destacando as vantagens das interconexões em ponte.

A Intel resumiu três benefícios principais: melhoria de rendimento dentro das dimensões padrão de embalagem, áreas claras para controle de custos, e processos de design simplificados - conceitos fundamentados nas diferenças estruturais já discutidas. Quanto menores as pontes, menor o impacto de falhas potenciais; evitar os custos com "silício puramente para interconexões" resulta naturalmente em redução de despesas de material; além disso, a reutilização modular de locais de interconexão permite um processo de design e verificação gerenciável.

Essas abordagens de embalagem refletem claramente as ambições mais abrangentes da Intel. Com o avanço de suas iniciativas de fundição, especialmente a abertura dos nós 18A e 14A para clientes externos, as capacidades de embalagem extrapolam o suporte interno para se tornar um fator decisivo na obtenção de contratos de alta qualidade. Tecnologias como o EMIB-T e Foveros foram destacadas para demonstrar a habilidade da Intel em "integração de back-end", alinhando-se às capacidades de engenharia de nós de processo. À medida que os avanços em embalagem se tornam cada vez mais um multiplicador de desempenho em vez de processo complementar, a maturidade da abordagem da Intel influenciará diretamente sua capacidade de alterar o equilíbrio de poder tradicionalmente dominado pela TSMC, assim afirmando maior controle na indústria.