A AMD está se preparando para revelar seus processadores EPYC de sexta geração, apelidados de "Veneza ", em 2026. Esses processadores aproveitarão as inovadoras arquiteturas Zen 6 e Zen 6C da AMD, fabricadas usando a tecnologia de processo de 2 nm de ponta da TSMC. Espera-se que esses avanços tragam melhorias significativas na contagem de núcleos, capacidade de cache e eficiência energética, atendendo a uma série de aplicações em computação em nuvem, inteligência artificial e soluções empresariais.

A série Venice oferecerá duas arquiteturas distintas: o Zen 6 padrão e o Zen 6C mais denso. Os núcleos Zen 6 são adaptados para exigências de alto desempenho, enfatizando o desempenho e a frequência de thread único, enquanto que o Zen 6C é otimizado para tarefas multicore intensivas em threads. Espera-se que o modelo principal tenha 256 núcleos Zen 6C, juntamente com 512 threads, marcando um aumento de 33% na contagem de núcleos em relação ao máximo de 192 núcleos Zen 5C da quinta geração EPYC Turin anterior. Em contraste, a versão padrão do Zen 6 contará com até 96 núcleos e 192 fios, alinhando-se com o modelo Zen 5 de Turim, mas com desempenho e eficiência consideravelmente melhorados possibilitados pela nova arquitetura e processo.

Construído como um módulo multi-chip (MCM), o processador vai acomodar até oito chips de computação (CCDs), cada um integrando 12 núcleos Zen 6 ou mais núcleos Zen 6C. Cada CCD é equipado com um impressionante 128MB de cache de Nível 3 (L3), o que duplica o máximo de 64MB por CCD visto em Turim, totalizando 1024MB de cache. Esta arquitetura aumenta as velocidades de acesso à memória, particularmente beneficiando cargas de trabalho sensíveis à memória, como gerenciamento de banco de dados e inferência de aprendizado de máquina. Os núcleos Zen 6C são alocados com aproximadamente 2 MB de cache L3 por núcleo, otimizando a eficiência do cache para aplicações exigentes, enquanto os núcleos Zen 6 oferecem maiores taxas de cache de núcleo único para suportar frequências elevadas e tarefas computacionais complexas.

A série Venice suportará as novas plataformas de socket SP7 e SP8. O SP7 destina-se a servidores de alta qualidade com soquete duplo, acomodando até 256 núcleos Zen 6C com uma potência de projeto térmico (TDP) de até 600W, um aumento de 50% em relação aos 400W da Turin, refletindo uma maior densidade de núcleo e necessidades de desempenho. Enquanto isso, o SP8 é projetado para servidores simples e de nível de entrada com um máximo de 128 núcleos Zen 6C e um TDP variando de 350 a 400W, equilibrando o desempenho com eficiência energética. A plataforma SP7 suportará memória DDR5 de 16 canais, enquanto que a SP8 suportará 12 canais, garantindo acesso à memória de alta largura de banda para atender a uma variedade de requisitos de data center. Além disso, o Venice está configurado para suportar PCIe 5.0 e CXL 2.0 para melhorar o desempenho de E / S e a escalabilidade da memória.

O processo de 2 nm (N2) da TSMC com tecnologia NanoSheet oferece eficiência energética superior, aumentando o desempenho em aproximadamente 15% ou reduzindo o consumo de energia em 25% em comparação com o processo de 3 nm. Combinado com a arquitetura Zen 6, este processo melhora a taxa de instrução por relógio (IPC) do processador em cerca de 10 - 15% para cargas de trabalho empresariais e em nuvem, com ganhos potencialmente maiores em tarefas de computação de alto desempenho (HPC) e IA, dependendo de otimizações. Além disso, o processo de 2 nm melhora a densidade do transistor, permitindo uma maior integração do núcleo e tamanhos de matriz menores, o que, por sua vez, reduz os custos de produção.

Os processadores Venice vão abranger uma ampla gama de configurações de 8 cores a 256 cores, atendendo a diversas necessidades que vão desde computação de borda até data centers de hiperescala. O EPYC 9006 (Zen 6C) oferece 256 núcleos e 512 threads adaptados para virtualização, containerização e treinamento de IA; os modelos de nível médio podem oferecer 64 ou 96 núcleos otimizados para bancos de dados e aplicações empresariais; e os modelos de nível de entrada são projetados para sistemas de telecomunicações e embarcados. Espera-se também que a AMD continue a utilizar a arquitetura de interconexão Infinity Fabric para garantir comunicações de alta largura de banda e baixa latência entre chips e processadores, melhorando a escalabilidade de sistemas multiplexados.

Em comparação com seu antecessor, a Venice coloca um foco maior na modularidade e flexibilidade arquitetônica. Embora o layout de 8 CCDs seja uma redução do máximo de 16 CCDs de Turim, isso realmente resulta em um impulso de desempenho devido ao aumento da capacidade de cache e projetos de núcleo otimizados. A AMD também pode introduzir um novo mecanismo de previsão de ramificação e de pré - busca de instruções para minimizar ainda mais a latência e melhorar a eficiência de para cargas de trabalho complexas. Além disso, o processador manterá suporte abrangente para o conjunto de instruções AVX - 512, melhorando as capacidades em IA e computação científica.

Desde o seu lançamento em 2017, a linha EPYC da AMD cresceu sua participação de mercado de 2% em 2018 para um impressionante 34% em 2024, impulsionada por alta contagem de núcleos, baixo consumo de energia e benefícios de custo. O lançamento do Venice é antecipado para cimentar ainda mais o posicionamento competitivo da AMD no mercado de servidores contra a linha Xeon da Intel. Espera-se que a Intel apresente processadores Diamond Rapids baseados na arquitetura Panther Cove-X este ano, com potencialmente até 200 núcleos, mas os avanços da AMD em tecnologia de processo e capacidade de cache podem dar-lhe uma vantagem em eficiência energética e desempenho multi-thread.

Atualmente, a Venice está avançando através do fluxo e entrando na fase de validação de produção. A colaboração da AMD com a TSMC é crucial para garantir a produção de volume estável do processo de 2nm, com os primeiros chips programados para produção na instalação da TSMC Fab 21 no Arizona. Nos próximos meses, a AMD pode divulgar especificações adicionais de SKU e métricas de desempenho para fornecer aos clientes de data centers um caminho de atualização delineado. O lançamento do Venice não só reflete a inovação sustentada da AMD em computação de alto desempenho, mas visa impulsionar os data centers para uma eficiência e densidade computacionais aprimoradas.