최대 24코어와 48쓰레드 지원, AMD Zen6 아키텍처 데스크탑 CPU
Zen 5 제품 라인이 출시 주기의 막바지에 이르면서 차세대 Zen 아키텍처에 대한 기대가 고조되고 있습니다. 전통적으로 주파수와 IPC에 중점을 두던 관점에서 벗어나 최근에는 Zen 6의 아키텍처 진화에 더욱 주목하고 있습니다.
공개된 정보에 따르면 Zen 6는 CCD 레벨에서 혁신을 시작합니다. TSMC의 N2 프로세스 노드를 활용하면서 Zen 6 CCD는 약 76 제곱 밀리미터에 달하며, 이는 Zen 5의 71 제곱 밀리미터 및 Zen 4의 72 제곱 밀리미터와 유사한 규모임에도 불구하고 코어 수는 8개에서 12개로 증가했습니다. L3 캐시는 32MB에서 48MB로 확장되었고, 코어와 캐시 밀도가 50% 증가했습니다. 이는 AMD가 프로세스 노드의 이점을 전략적으로 활용하여, 다이 영역을 키우는 대신 로직과 온칩 캐시를 효과적으로 향상시키는 방법을 보여줍니다.
Zen 아키텍처의 CCD 발전은 꾸준한 진화 궤적을 보여줍니다. Zen 2는 N7 프로세스를 통해 약 77 제곱 밀리미터의 CCD 면적을 활용하여 모듈식 2x4 코어 배치와 2x16MB L3 캐시를 특징으로 했습니다. Zen 3는 동일한 프로세스에서 8 코어와 32MB L3 구조를 통합하여 면적을 약 83 제곱 밀리미터로 늘렸습니다. Zen 4의 N5 전환은 CCD를 약 72 제곱 밀리미터로 축소하여 8 코어와 32MB L3 구성을 유지했습니다. Zen 5는 N4에서 약 71 제곱 밀리미터로 더욱 간소화되었습니다. 이에 비해, Zen 6는 중간 70 제곱 밀리미터 범위로 다시 돌아왔으나, “면적 압축”에서 “효율적인 리소스 향상”으로의 내부 구조 변화를 수행했습니다.
N2 프로세스는 이러한 전환의 핵심입니다. TSMC의 N2 노드는 AMD CPU에 NanoSheet 트랜지스터 구조를 도입하며, 이는 FinFET 대비 동일한 전력과 전압 조건에서 우수한 드라이브 능력과 게이트 제어를 제공합니다. 이러한 개선된 기능 덕분에 CCD 내에서 코어와 캐시를 나란히 배치하는 것이 더 쉬워졌고, 배선 및 타이밍 복잡성을 줄이며 더 많은 코어를 상당한 다이 확장 없이 사용할 수 있게 했습니다. 48MB L3 캐시는 이전 프로세스가 수용할 수 없었던 밀도 향상을 통해 장점을 얻습니다.
더 많은 코어를 추가하는 것은 단순히 “코어를 쌓는 것”이 아닙니다. 12코어 CCD는 대기 시간 및 일관성의 균형을 맞추기 위해 코어 간 상호 연결, L3 파티션 및 IOD와의 통신을 다시 평가해야 합니다. Zen 6는 CCD 내의 정교한 캐시 슬라이싱과 더 효율적인 상호 연결 토폴로지를 채택하여 12코어 CCD를 서버 및 데스크탑 애플리케이션으로 확장하는 데 필요한 단일 코어와 크로스 코어 상호 작용의 지연 수준을 유지합니다.
Zen 6의 차별화된 제품 전략도 주목할 만합니다. 확인된 EPYC 베니스는 N2 프로세스를 출시할 예정이며, 다가오는 Zen 6 라인은 N2P를 특징으로 하고 일부 엔트리 레벨 모델은 여전히 N3P 노드에서 IOD를 유지할 것입니다. 이러한 접근 방식은 CCD에 대한 최첨단 비용 효율적 프로세스를 활용하면서도 주파수에 민감하지 않은 I/O를 안정적인 노드로 전환하여 제조 비용과 수율 위험을 관리하려는 AMD의 최근 전략을 강조합니다.
Zen 6 데스크탑 프로세서는 매우 유망한 전망을 제공합니다. 단일 12코어 CCD를 사용하면 듀얼 CCD 설정을 24코어와 48스레드로 자연스럽게 확장할 수 있어 특수 또는 서버 클래스 구성을 필요로 하지 않습니다. L3 캐시가 증가하면 지연 시간에 민감한 작업 및 게임에 큰 영향을 미치며 향후 X3D 솔루션을 위한 물리적 용량을 추가할 수 있습니다.
현재의 통찰력에 따르면, Zen 6의 CCD 수정은 기존의 스택 방식을 탈피하여 밀도 증가를 제어하는 방향으로 나아가고 있습니다. 코어 수와 캐시 증가는 컴팩트한 공간 내에서 전략적 프로세스와 레이아웃 개선을 통해 이루어집니다. 이러한 설계 철학은 AMD의 점진적인 발전과 일치하며, Zen 6은 서버, 데스크탑 및 모바일 플랫폼 전반에 걸쳐 폭넓게 적용될 수 있습니다.
관련 뉴스
