インテルは、カリフォルニア州サンノゼでのDirect Connect 2025カンファレンスで、ファウンドリビジネスの最新進展を発表しました。

このイベントでは、インテルはプロセス技術のロードマップを共有し、18Aに続く14Aプロセスに特に注目を集めました。新CEOのLip-Bu Tan氏は、画期的なプロセス技術と先進的パッケージングソリューションの深化を強調し、業界内の戦略的パートナーシップの構築に焦点を当てました。

14Aプロセスは現時点で試験段階にあり、2026年後半には本格生産が期待されています。このプロセスでは、電力効率と性能を最適化するために開発された第2世代バックサイド電力供給技術であるPowerDirect（PowerViaの進化版）が採用されています。PowerDirectは、従来のフロントサイド電源設計と比較して、信号干渉を最小にし、トランジスタ密度と回路効率を向上させるために電源線をウエハの背面に移動させます。インテルはまた、ASMLのHigh-NA EUVリソグラフィを使用し、さらなる微細化とチップ性能の向上を目指しています。この技術は、オレゴン州のD1X施設に導入され、14A生産にも活用される予定です。さらに、インテルの第2世代リボンFETフルサラウンドゲートトランジスタアーキテクチャが14Aプロセスにも維持され、トランジスタ密度向上や漏れ電流の低減を可能にします。インテルは、14Aでの性能対電力比が15-20%向上し、消費電力が25-35%削減可能と主張しています。インテルは、これによりTSMCに約2世代先行し、ハイエンドチップ市場での競争を強化するとしています。

インテルはまた、18Aプロセスを18A-Pと18A-PTという2つの新たなバージョンで拡張しました。18A-Pはパフォーマンス向上に注力されており、18A初期ノードと比較して優れた性能を持つことが期待され、高性能コンピューティングやクライアントデバイス向けに調整されています。一方、18A-PTはFoveros Direct 3Dハイブリッドボンディング技術を採用し、5ミクロン未満のインターコネクトピッチを実現し、より高密度な3Dスタッキングを可能にします。これにより、プロセッサのパフォーマンスと帯域幅の効率を大幅に向上させることができます。この技術は、今後のClearwater Forest Xeonサーバープロセッサに実装され、データセンターの計算密度と電力効率を向上させます。18Aプロセスの量産は2025年末までに開始される予定であり、インテルは外部パートナーの初期フローを2025年前半に完了することを目指しています。

先進的なパッケージング技術の推進もインテルの焦点です。2.5Dおよび3Dパッケージングにおけるイノベーションを通じて、クライアントとデータセンターへの多様なソリューション提供に注力しています。EMIB 3.5Dパッケージ技術はEMIBおよびFoveros技術を統合し、3Dスタックを1つのパッケージ内に収めています。インテルのデータセンター用GPU MaxシリーズSoCは、インテルの最も複雑なチップであり、複雑なヘテロジェネシスを実現しています。

インテルはファウンドリーエコシステムの構築に注力しており、SynopsysやCadenceなどのEDA企業とのコラボレーションを強化しています。さらに、インテルとArmは、スタートアップのイノベーション奨励を含む新興企業支援プログラムを開始しました。マイクロソフトやNVIDIAなどの顧客は、18A技術を利用してチップ開発を積極的に推進しています。

TSMCのN2プロセスに対抗するため、インテルはPowerViaとRibbon FET GAAトランジスタを通じて効率を向上させています。インテルは、18Aプロセスが性能対電力比および生産コスト面でN2を上回る可能性があると期待しています。

インテルはまた、2030年までに浸漬液体冷却技術に参入し、ガラス基板技術を2027年までに統合し、パッケージ性能を向上させる計画です。 インテルは、2030年までに世界第2位のウェーハファウンドリになることを目指し、14Aおよび18Aプロセスでの革新を進めています。最終的な成果は不明ですが、インテルの加速的な取り組みが強調されました。