インテルの次世代プロセッサであるNova Lakeは、当初から注目を集めている大容量のL3キャッシュを搭載すると予想されていました。しかし、最新の情報によれば、この重要なラストレベルキャッシュ（bLLC）は、アンロックSKUのみに特化されることが明らかになりました。業界内部のいくつかの筋によれば、インテルはAMDのRyzen X3Dシリーズと競争するため、特別に調整された製品を開発しており、Nova Lakeシリーズはデスクトップとモバイルの両プラットフォームをターゲットにする予定です。

これまでのレポートによると、8個のパフォーマンスコアと16個の効率コアを備えたNova Lake構成が、追加キャッシュを搭載する最も有力な候補とされています。これらのプロセッサはCore Ultra 5または他のハイエンドシリーズに分類されることが予測されています。ただし、オーバークロック対応のハイエンドSKUがbLLCを搭載するかどうかについては、決定的な証拠はまだ得られていません。

現在、Nova Lakeファミリには、最大16個のPerformanceコア、32個のEfficiencyコア、4個のLP-Eコアを備えたCore Ultra 9（約150WのTDP）、14個のPerformanceコア、24個のEfficiencyコア、4個のLP-Eコアを備えたCore Ultra 7（同じく150WのTDP）などが含まれます。Core Ultra 5セグメントには、8つのPerformanceコアや24のEfficiencyコア、4つのLP-Eコア（150W）が含まれるさまざまな構成があります。Core Ultra 5には、例えば8P+16E+4LP-E（125W、bLLCバージョン）、8P+12E+4LP-E（125W、bLLCも利用可能）、6P+8E+4LP-E（125W、大型キャッシュなし）といった構成があります。このラインナップは、以前リークされた52コア、28コア、16コアの構成を反映していますが、最終的に生産されるかどうかは確定していません。

ここで議論されている144MBのキャッシュ容量は、元のアーキテクチャ上に重ねられた追加のラストレベルキャッシュを指します。この図には、PおよびEコア自体に固有のL2/L3キャッシュは含まれていませんが、コンピューティングユニットを収容するコンピューティングタイルに位置する追加の144MBのラストレベルキャッシュが表されているとされています。一部の情報源では、特定のCore Ultra 9モデルが「デュアルbLLCダイ」設計を組み込む可能性が示唆されています。これにより、LLCの総容量は180MBに達し、3D V-Cache技術を活用した現在のAMDゲームプロセッサの典型的なキャッシュサイズに匹敵またはそれを上回る可能性があります。

当初、bLLC構成は、ベースダイやI/Oエリアの「システムレベルキャッシュ」として存在し、SoC全体の統一キャッシュプールを提供するものと想定されていました。しかし、最新のアップデートでは、bLLCがコンピューティングユニットダイ内に直接存在し、ダイ専用のラストレベルキャッシュとして機能することが示されています。このアーキテクチャは、従来のL3/L4スケーリングに似ており、特定のコアクラスタの周りのレイテンシーと帯域幅を強化するよう最適化されています。これにより、キャッシュセンシティブなゲームや高性能コンピューティングのシナリオで大きなメリットをもたらす可能性があります。

bLLCの実装は、AMDのX3Dシリーズに対するインテルの主要な戦略として描かれています。AMDの3D V-Cacheスタッキングの使用により、一部のRyzen 9000 X3Dモデルのゲームパフォーマンスが大幅に向上し、以前の多くのオーバークロック障害にも対処しています。これにより、高キャッシュと周波数が調和して共存できるようになりました。この進展に対応して、インテルはアンロックSKUのbLLCを優先し、オーバークロック可能なフラッグシップおよびバリュー志向のミッドレンジモデルのパフォーマンスの潜在能力を最大限に引き出そうとしています。将来、bLLCをロックスされたモデルに拡大するかどうかの決定は、市場からのフィードバックに基づいて行われます。

現在のロードマップでは、AMDはZen 6時代を通じて3D V-Cacheを進化させ、キャッシュスタッキングを着実に繰り返し、ゲームパフォーマンスを向上させようとしています。インテルがコア数の増加、メモリサポートの高速化、I/O設計の改善によって後押しされたNova Lake世代で量産を安定させ、bLLCを包括的に活用することに成功すれば、「ビッグキャッシュCPU」市場セグメントでの競争はより一層激化することが予想されます。