インテル18Aの背面電力供給は強力であるものの、顧客の購買を妨げる可能性があります
インテルの 18 A プロセスノードは、 Panther Lake のリリース成功によって確認された鋳造事業にとって重要なブレークスルーです。この進歩は、 18 A が単なる理論的概念や実験室の取り組みではなく、具体的な量産の現実であることを意味します。しかし、重要な問題は、この技術的成功がインテル独自の製品ラインを超えた外部顧客によって活用できるかどうかであり、現状では、答えは慎重な楽観主義の 1 つです。
Intel の 18A の特徴の一つは、 PowerVia とも呼ばれる Backside Power Delivery Network （BSPDN） です。既存のプロセスの単なる改良とは異なり、このイノベーションは、チップの内部電源経路を根本的に変更します。電源と接地線はトランジスタウエハの前面から背面に移動します。この調整により、フロント金属層の配線スペースを増やし、信号経路を短縮し、寄生効果を低減することが可能になります。これらはすべて、高周波および高密度ロジックアプリケーションの強化に不可欠です。
しかし、この移行は「余分なプロセスステップ」とはほど遠い。「チップ設計者にとって、 BSPDN を採用するには物理設計方法論の完全な見直しが必要です。従来のレイアウトルール、電子設計自動化フロー、フロントエンド電源アーキテクチャに基づく検証プラクティスは、バックサイド設計に直接適用することはできません。電力インテグリティ、タイミング収束、 IR ドロップ解析、熱分布などのエンジニアリング課題を再評価し、新たにモデル化する必要があります。これらの課題は、ウエハの価格には表れませんが、設計サイクルの延長、エンジニアリングリスクの増加、および人件投資の増加によって明らかです。
TechInsights の洞察によると、インテルはバックサイドパワーの実装でリードしていますが、このリードには関連コストがないわけではありません。BSPDN は長期的なメリットを提供しますが、既存のノードの自然な進化ではなく、顧客にとってパラダイムシフトを表します。TSMC やファウンドリが提供する設計環境に慣れている企業にとって、既存のプロジェクトを 18 A プロセスに移行することは、 PDK のアップデートだけでなく、根本的に異なる電源フレームワークを採用する必要があります。この複雑さは主に外部からの採用率の遅延を説明する。
他の主要な鋳造会社は BSPDN を検討しているが、実装を 3 ～ 5 年延期しており、 2027 年頃に業界を準備している。インテルの 18A プロセスの一環として BSPDN を立ち上げる決定は、関連する学習曲線を潜在的な顧客にシフトさせるユニークな機会を反映しています。
インテルの観点から見ると、この動きは利点がないわけではない。比較すると、 PowerVia の実装では、 Intel は TSMC を 1 〜 2 ノード先行しています。TSMC は、 Intel のタイムラインに遅れている A16 プロセスで同等のソリューションを導入しようとしています。Panther Lake の量産は、インテルのリスクを部分的に検証し、バックサイドパワーが理論的なだけでなく、複雑なアプリケーションでも実現可能であることを実証しました。
利用可能なデータによると、 18 A プロセスは ISO で約 25% 高い周波数を提供し、同じ周波数で約 36% 消費電力を削減し、 Intel の以前のノードと比較してトランジスタ密度を 30% 以上増加させます。これらの改善は BSPDN によるものだけではありませんが、電力経路の変化が大きく貢献します。インテルは、 18 A を電源とトランジスタを調和させるための基礎的な開発と考えており、 18 A—P などの将来の進歩の舞台を築いています。
近い将来、外部顧客による 18 A の普及は、設計移行コストの高さにより制約される可能性が高い。ほとんどの顧客にとって、より実現可能なエントリーポイントは 14A ノード周辺であり、バックサイドパワーと新しいトランジスタアーキテクチャがインテル独自のベンチャーと見なされるのではなく、業界標準に成熟する時期である。それまでは、 18A はインテル自身と将来の顧客のための基盤として機能しており、大規模な外部注文を生み出すことができる広くアクセス可能なソリューションよりもむしろ機能しています。
関連ニュース
