I prossimi processori Intel Nova Lake erano inizialmente previsti per includere una cache L3 ad alta capacità. Tuttavia, approfondimenti recenti rivelano che questa importante cache di ultimo livello, la bLLC, sarà ora esclusiva per le SKU sbloccate. Diverse fonti del settore suggeriscono che Intel stia preparando prodotti specificamente progettati per competere con la linea Ryzen X3D di AMD, puntando alle piattaforme desktop e mobili sotto il nuovo marchio Core Ultra dell'era Nova Lake.

Coerente con rapporti precedenti, le configurazioni di Nova Lake con 8 core di Performance e 16 core di Efficiency sono i titoli più probabili per la cache aggiuntiva. Questi processori potrebbero essere classificati sotto il Core Ultra 5 o altre serie di gamma superiore. È fondamentale menzionare che le evidenze definitive su quali SKU di fascia alta con overclock includeranno bLLC rimangono ancora elusive.
La gamma Nova Lake è attualmente stratificata come segue: Core Ultra 9, con fino a 16 core Performance, 32 core Efficiency e 4 core LP-E, con un TDP di circa 150W; Core Ultra 7 con 14 core Performance, 24 core Efficiency e 4 core LP-E, anch'esso valutato a 150W; Il segmento Core Ultra 5 offre diverse configurazioni come 8 core Performance, 24 core Efficiency e 4 core LP-E a 150W. Nel segmento Core Ultra 5 sono incluse configurazioni come 8P + 16E + 4 LP-E (125W, inclusa una versione bLLC), 8P + 12E + 4 LP-E (125W, disponibile anche con bLLC) e 6P + 8E + 4 LP-E (125W, senza grande cache); insieme al Core Ultra 3 entry-level con 4P + 8E + 4 LP-E e 4P + 4E + 4 LP-E, entrambi con TDP di 65W. Questa linea riflette le configurazioni precedentemente trapelate di 52-core, 28-core e 16-core, sebbene non sia ancora chiaro quale versione sarà prodotta.

La cache discussa di 144 MB si riferisce a un'ampia cache di ultimo livello aggiunta sull'architettura originale. Questo numero esclude le cache L2 / L3 interne ai core P ed E, ma rappresenta ulteriori 144 MB di cache posta sulla tessella di calcolo che ospita le unità elaborate. Alcune fonti ipotizzano persino che alcuni modelli Core Ultra 9 possano incorporare un design "dual bLLC die", potenzialmente portando la capacità totale di LLC a 180 MB, superando le dimensioni tipiche della cache di processori di gioco AMD attuali con tecnologia 3D V-Cache.
Inizialmente, si riteneva che la configurazione bLLC assomigliasse all'architettura di cache di Intel Clearwater Forest, esistente come "cache di livello di sistema" all'interno della base die o dell'area I/O per fornire un unico pool di cache SoC. Tuttavia, aggiornamenti recenti indicano che il bLLC risiede direttamente nella unità di calcolo die, funzionando come una cache di ultimo livello dedicata per quel die. Questa architettura ricorda il più tradizionale scaling L3 / L4 e mira ad ottimizzare la latenza e la larghezza di banda attorno a cluster di base specifici, offrendo potenziali vantaggi significativi in scenari di gioco sensibili alla cache e di elaborazione ad alte prestazioni.
Quasi tutte le fonti definiscono l'adozione del bLLC come una mossa strategica chiave di Intel contro la serie X3D di AMD. La tecnologia di stacking 3D V-Cache di AMD ha significativamente migliorato le prestazioni di gioco dei modelli Ryzen 9000X3D, risolvendo precedenti impedimenti dell'overclock e permettendo una coesistenza armoniosa di cache e frequenza. In risposta, Intel punta a ottimizzare il bLLC per le SKU sbloccate con l'obiettivo di massimizzare le performance dei modelli di punta e fascia media, e valuterà eventualmente l'espansione del bLLC ai modelli bloccati basandosi sui feedback di mercato.
Secondo roadmap attuali, AMD prevede di far evolvere ulteriormente il 3D V-Cache durante l'era Zen 6, migliorando continuamente le prestazioni di gioco. Se Intel riuscirà a stabilizzare la produzione in massa e sfruttare completamente il bLLC nella generazione Nova Lake - supportata da un aumento del numero di core, un supporto di memoria accelerato e un miglioramento del design I/O - potrebbe profilarsi una competizione serrata nel segmento delle "CPU a grande cache".