Intel dévoile plus de détails sur 18A

kyojuro jeudi 19 juin 2025

Récemment, Intel a révélé de nouveaux détails techniques concernant son futur nœud de procédé 18A lors du Symposium 2025 VLSI Technology and Circuits. Ce progrès est crucial pour l'activité IDM d'Intel. Le processus 18A, succédant au processus Intel 3, apporte des améliorations significatives en termes de performances, d'efficacité énergétique et de densité de puce. Cette technologie repose sur l'utilisation de transistors RibbonFET gate all-around, associés à la technologie de distribution de puissance par l'arrière, PowerVia, et sera utilisée dans Panther Lake et les processeurs de serveurs tels que Clearwater Forest plus tard cette année.

Illustration du processus Intel 18A

Au cœur du processus 18A se trouve le transistor RibbonFET, qui remplace la conception conventionnelle du FinFET. Grâce à une structure de porte entourant le canal, le RibbonFET améliore le contrôle électrostatique entre la porte et le canal, augmentant ainsi l'efficacité de la largeur du canal par unité de surface, réduisant la capacité parasite et offrant une meilleure adaptabilité de conception par rapport aux FinFET. Pour optimiser les performances des circuits logiques en équilibre avec la puissance, les fuites et la vitesse, Intel a développé des bibliothèques de transistors de 180 nm et 160 nm de largeur de bande. En outre, l'architecture spécifique à la SRAM améliore les performances de la cellule de bits, positionnant le 18A favorablement pour les applications à forte intensité de calcul. La technologie PowerVia de distribution par l'arrière réduit aussi considérablement les délais de signal RC et la chute de tension, en déplaçant les lignes d'alimentation à l'arrière du transistor et en séparant donc l'alimentation des lignes signalétiques. Cette architecture améliore la densité logique et l'utilisation standard des cellules, permettant une réduction de la chute de tension dans le pire des cas jusqu'à 10 fois ainsi qu'une amélioration de l'utilisation des cellules de 8 à 10 %. Les progrès en conception d'interconnexion frontale et la co-optimisation Design-Technology (DTCO) boostent encore les performances du 18A.

Illustration du transistor RibbonFET

Comparé au processus Intel 3, le 18A montre une augmentation de plus de 15% de performance à puissance équivalente, une fréquence environ 25% plus élevée à 1,1 V, supporte les opérations à basse tension jusqu'à 0,65 V et réduit la consommation d'énergie jusqu'à 38% à fréquences égales. Ces progrès sont possibles grâce aux excellentes propriétés électriques des transistors RibbonFET, à l'alimentation PowerVia à faible impédance, et aux designs d'interconnexion frontale optimisés. Le 18A améliore également la densité de la puce d'environ 30%, atteignant jusqu'à 39% dans certains cas. Plus spécifiquement, le processus prend en charge une hauteur de bibliothèque haute performance (HP) de 180 nm (par rapport à 240 nm pour Intel 3), une hauteur de bibliothèque haute densité (HD) de 160 nm (contre 210 nm pour Intel 3), et un pas de couche métallique M0/M2 réduit de 32 nm (comparé à 30/42 nm pour Intel 3). La surface de la cellule SRAM a été encore optimisée, avec la surface de la cellule SRAM haute capacité (HCC) à 0,023 micron² et la surface de la cellule SRAM haute densité (HDC) à 0,021 micron², marquant une amélioration de 30 % par rapport à Intel 3. Les configurations de couches métalliques avant vont de 10 couches (pour un faible coût ou haute densité) à 14-16 couches (pour haute performance), avec une configuration de couches métalliques arrière de 3+3 couches. Ces spécifications soulignent l'optimisation complète des dimensions des transistors, de la densité d'interconnexion et de la conception des cellules de mémoire du 18A, établissant une base technologique idéale pour les centres de données, l'IA et les dispositifs informatiques haute performance.

Détail du processus Intel 18A

L'introduction du procédé 18A survient dans un environnement de concurrence croissante dans l'industrie des semi-conducteurs. TSMC prévoit de lancer la production de masse de son procédé 2 nm, similaire à l'architecture de transistor GAA, en 2025, avec une version améliorée attendue en 2026. Pendant ce temps, Samsung avance le développement de son propre procédé 2 nm et explore la technologie de fourniture d'énergie backside. Le 18A d'Intel se distingue par sa combinaison de technologies RibbonFET et PowerVia, offrant des performances supérieures, une efficacité énergétique impressionnante et une densité accrue. Par exemple, le 18A excelle dans les scénarios de haute charge grâce à son efficacité de transmission de puissance optimisée via la technologie de puissance arrière. De plus, le 18A offre une grande flexibilité avec sa prise en charge de multiples banques de transistors et configurations de couches métalliques, s'adaptant à un large éventail d'applications, des appareils mobiles à faible consommation aux serveurs haute performance.

Technologie de fourniture d'énergie PowerVia

Non limité à l'usage interne d'Intel, le processus 18A est disponible pour les clients externes via Intel Foundry Services (IFS). Intel prévoit également de lancer des variantes de ce procédé, 18A-P et 18A-PT, entre 2026 et 2028, visant à améliorer davantage les performances tout en réduisant les coûts de production par une réduction supplémentaire des dimensions des transistors et une optimisation des designs d'interconnexions. Ces futurs procédés offriront plus de choix aux clients des fonderies et renforceront la position concurrentielle d'Intel sur le marché mondial des semi-conducteurs.

Structure du procédé Intel 18A

Techniquement, la réussite du processus 18A peut être attribuée aux innovations d'Intel dans l'architecture des transistors, la gestion de la puissance et la technologie d'interconnexion. Les transistors RibbonFET illustrent le progrès d'Intel au-delà de l'étape FinFET, grâce à un meilleur contrôle du canal et une flexibilité de conception qui jettent les bases pour de meilleures performances de la puce. En réinventant le chemin de transfert d'énergie, la technologie PowerVia backside surmonte les goulets d'étranglement traditionnels de la distribution d'énergie frontale dans les puces à haute densité. Les avancées en matière d'interconnexions frontales et l'optimisation DTCO garantissent que le 18A peut fonctionner efficacement sur une variété de charges de travail. La synergie de ces technologies permet au 18A d'exceller dans des applications allant de l'informatique haute performance et la formation à l'IA, aux appareils mobiles à faible consommation.

Technologie Intel pour l'avenir

Dans le contexte des tendances de l'industrie, la réduction continue des nœuds de procédés en semi-conducteurs stimule une croissance exponentielle des capacités informatiques. La feuille de route technologique internationale pour les semi-conducteurs (ITRS) prévoit que les processus de 2 nanomètres et moins deviendront standard dans quelques années. Le processus 18A d'Intel bénéficie d'un avantage technologique en adoptant de manière proactive les technologies de transistors GAA et de distribution d'énergie par l'arrière. Parallèlement, les efforts d'Intel dans la fonderie reflètent une diversification de la chaîne d'approvisionnement mondiale des semi-conducteurs. En offrant une fabrication localisée à travers IFS, Intel a attiré des clients potentiels comme Qualcomm et Amazon Web Services. Avec un objectif de production de masse d'ici 2025, un processus 18A réussi consolidera la position technologique d'Intel dans le domaine des semi-conducteurs, tout en facilitant les progrès dans l'informatique haute performance, l'intelligence artificielle et les dispositifs à faible consommation.

Actualités connexes

© 2025 - TopCPU.net