Récemment, Intel a comparé sa technologie d'emballage Embedded Multi-die Interconnect Bridge (EMIB) avec le processus d'emballage 2.5D de TSMC. Dans les démonstrations d'Intel, l'EMIB est souvent présenté comme une solution plus réaliste, spécialement lorsque le nombre de puces, la densité d'interconnexion, et les rendements de production augmentent simultanément.

L'EMIB n'est pas nouveau ; il a été utilisé au fil des ans dans plusieurs générations de produits Intel, tels que Ponte Vecchio, Sapphire Rapids, et le prochain Clearwater Forest. L'importance réside dans le fait que l'évolution de l'emballage se démontre non en laboratoire, mais à travers des produits en série. Depuis sa conception, l'EMIB n'a pas été conçu comme une "alternative à l'interposé complet", mais comme une solution pour maximiser l'interconnectivité avec un minimum de silicium.

A contrario, la méthode 2.5D de TSMC utilise un interposateur en silicium massif pour les interconnexions à grande échelle via des vias traversants (TSVs). Bien que cette architecture simplifie initialement le design, elle impose des coûts importants : l'interposateur occupe inutilement des ressources en silicium. En augmentant la taille et le nombre de puces, la surface de l'interposateur augmente rapidement, entraînant des coûts accrus, une complexité de conception et des pressions de rendement.

Intel a souvent souligné ce dilemme. Pour des puces nécessitant une intégration hétérogène étendue, le problème ne provient pas des unités de calcul, mais de la "zone de silicium allouée aux interconnexions". Plus l'interposé est grand, plus les TSVs sont nécessaires, réduisant ainsi l'espace de manœuvre, impactant fabrication et coûts. Cela fixe également une limite réaliste à la taille des paquets 2.5D, diminuant la flexibilité lorsque les limites du masque ou du substrat sont dépassées.

La stratégie de l'EMIB est différente. Plutôt que d'utiliser un interposateur complet, il intègre de petits ponts en silicium directement dans le substrat, permettant un accès rapide là où des interconnexions denses sont nécessaires. Ces ponts, uniquement destinés au routage, sont ajustés pour un déploiement flexible. Cette conception libère la disposition des contraintes d'un interposé massif, offrant une meilleure combinaison de puces logiques, d'accélérateurs et de piles HBM.

L'EMIB a plusieurs variantes : EMIB 2.5D, se focalise sur les interconnexions haute densité entre logiques et HBM ; EMIB-M intègre la capacité MIM pour améliorer l'intégrité de l'alimentation ; EMIB-T introduit les TSVs pour des chemins de signal et de puissance complexes. Depuis 2017, ces ponts sont en production, soutenus par une chaîne d'approvisionnement et des processus d'assemblage solides.

De plus, EMIB 3.5D fonctionne avec l'empilement Foveros 3D pour incorporer plusieurs couches de puces dans un seul emballage. Les GPU de la série Max d'Intel illustrent cette intégration : avec plus de 100 milliards de transistors répartis sur 47 matrices actives et cinq processus, la complexité dépasse largement celle des formats 2.5D traditionnels. À ces niveaux, les risques de coût et de rendement liés à un interposé complet augmentent rapidement, mettant en valeur les avantages des interconnexions ciblées.

Intel avance trois avantages principaux : une amélioration des rendements dans des dimensions d'emballage standard, des zones claires de contrôle des coûts, et des processus de design simplifiés. Moins le pont est grand, moins l'impact des échecs potentiels est significatif ; éliminer les coûts de "silicium d'interconnexion pure" réduit naturellement les dépenses en matériaux ; la modularité des placements d'interconnexion simplifie la conception et la vérification.

Ces approches d'emballage illustrent les ambitions globales d'Intel. Avec l'ouverture des initiatives de fonderie, comme 18A et 14A, aux clients externes, les capacités d'emballage vont au-delà des soutiens internes pour devenir des facteurs clés dans l'acquisition de contrats. Des technologies comme EMIB-T et Foveros sont mises en avant pour prouver l'expertise d'Intel en intégration back-end alignée avec leurs capacités de nœuds. À mesure que les emballages avancés deviennent des multiplicateurs de performance, l'approche d'Intel pourrait remodeler la dynamique de l'industrie longtemps dominée par TSMC, affirmant une plus grande influence industrielle.