Los futuros procesadores Nova Lake de Intel, pensados inicialmente para incluir una caché L3 de alta capacidad, han cambiado sus planes. Las revelaciones recientes indican que esta significativa caché de último nivel, conocida como bLLC, se reservará exclusivamente para los modelos desbloqueados. Informaciones de la industria sugieren que Intel está desarrollando productos específicamente para competir con la serie Ryzen X3D de AMD, centrándose primero en plataformas de escritorio y móviles bajo la marca Core Ultra durante la era Nova Lake.

Según informes previos, se espera que las configuraciones de Nova Lake con 8 núcleos de alto rendimiento y 16 de eficiencia sean los candidatos más probables para incluir la caché adicional. Está previsto que estos procesadores se clasifiquen bajo la serie Core Ultra 5 u otras de alta gama. Sin embargo, sigue sin confirmarse si las SKU de gama alta, que soportan overclocking, incorporarán bLLC.

Actualmente, la familia Nova Lake se divide tentativamente así: Core Ultra 9, con hasta 16 núcleos de alto rendimiento, 32 núcleos de eficiencia y 4 núcleos LP-E con aproximadamente 150W de TDP (potencia de diseño térmico); Core Ultra 7 con 14 núcleos de alto rendimiento, 24 núcleos de eficiencia y 4 núcleos LP-E, también categorizados en 150W; y Core Ultra 5, que ofrece una variedad de configuraciones como 8 núcleos de alto rendimiento, 24 núcleos de eficiencia y 4 núcleos LP-E a 150W. Dentro de Core Ultra 5, hay múltiples configuraciones como 8P + 16E + 4 LP-E (125W, se informa que incluye la versión bLLC), 8P + 12E + 4 LP-E (125W, también disponible con bLLC) y 6P + 8E + 4 LP-E (125W, sin gran caché); junto con el Core Ultra 3 de nivel inicial con 4P + 8E + 4 LP-E y 4P + 4E + 4 LP-E, ambos con 65W de potencia. Esta alineación refleja configuraciones previamente filtradas de 52 núcleos, 28 núcleos y 16 núcleos, aunque aún no está claro cuál llegará a producción.

La capacidad de caché discutida de 144 MB se refiere a una extensa caché de último nivel adicional apilada sobre la arquitectura original. Esta cifra excluye la caché L2/L3 intrínseca a los núcleos P y E por sí mismos, pero representa un adicional de 144 MB de caché de último nivel situada en el mosaico de computación que alberga las unidades de procesamiento. Algunas fuentes incluso han especulado que ciertos modelos Core Ultra 9 pueden incorporar un diseño de 'die dual bLLC', potencialmente elevando la capacidad total de LLC a 180 MB, compitiendo o superando los tamaños de caché habituales de algunos procesadores de juegos AMD actuales que utilizan la tecnología 3D V-Cache.

Inicialmente, se asumía que la configuración de bLLC sería similar a la arquitectura de caché de Clearwater Forest de Intel, una "caché de nivel de sistema" dentro de la matriz base o área de E/S para proporcionar un grupo de caché unificado para todo el SoC. Sin embargo, las últimas actualizaciones indican que bLLC reside directamente dentro de la unidad de computación, actuando como una caché de último nivel dedicada para esa matriz. Esta arquitectura es comparable a las escalas L3/L4 más tradicionales y está optimizada para mejorar la latencia y el ancho de banda en torno a clústeres centrales específicos, lo que podría ofrecer importantes beneficios en escenarios donde la latencia de caché y la computación de alto rendimiento son cruciales.

Casi todas las fuentes han descrito la implementación de bLLC como la principal estrategia de Intel frente a la serie X3D de AMD. El uso de la tecnología 3D V-Cache por parte de AMD ha mejorado significativamente el rendimiento de los juegos en algunos modelos Ryzen 9000X3D y ha resuelto muchos de los problemas de overclocking anteriores, permitiendo que la caché y las frecuencias altas coexistan sin problemas. En respuesta a estos desarrollos, Intel planea priorizar bLLC para las SKU desbloqueadas, con el objetivo estratégico de maximizar el rendimiento potencial en los modelos insignia y de gama media orientados al valor, dejando la decisión de expandir el uso de bLLC a modelos bloqueados en manos de futuras repeticiones y del feedback del mercado.

Conforme a sus hojas de ruta actuales, AMD también pretende seguir avanzando con la 3D V-Cache durante la era Zen 6, iterando constantemente sobre la apilación de caché y optimizando el rendimiento en juegos. Si Intel logra estabilizar la producción a gran escala y adopta integralmente bLLC en la generación Nova Lake, respaldada por un mayor número de núcleos, soporte de memoria acelerado y un diseño de E/S mejorado, parece inminente un enfrentamiento competitivo en el segmento del mercado de "CPU de caché grande".